CPU和FPGA的一些不用的I/O口一般不建议悬空，以下是具体原因：

CPU

容易引入干扰：CPU的I/O口悬空时，很容易受到外界电磁干扰，导致端口电平出现不稳定的情况，可能会被误判为高电平或低电平，进而使CPU产生错误的操作或指令，影响整个系统的稳定性和可靠性。

可能增加功耗：在一些情况下，悬空的I/O口可能会处于不确定的状态，内部电路可能会不断地进行状态切换等操作，从而导致额外的电流消耗，增加系统的功耗。

影响电路性能：悬空的I/O口可能会对信号的传输和处理产生影响，比如在有高速信号传输的系统中，悬空的I/O口可能会产生反射等问题，影响信号质量，降低电路的整体性能。

FPGA

逻辑电平不确定：FPGA内部是由可编程的逻辑单元组成，如果I/O口悬空，其电平状态不确定，可能会使内部的逻辑电路产生意想不到的输出结果，导致整个逻辑功能出现错误。

可能引起配置问题：在FPGA的配置过程中，未使用的I/O口状态如果不确定，可能会与配置电路之间产生一些冲突或干扰，影响FPGA的正确配置，导致芯片无法正常工作。

电磁兼容性问题：悬空的I/O口可能会成为电磁辐射的源或接收源，影响系统的电磁兼容性，可能对周围的其他电路或设备产生干扰，也可能自身更容易受到其他电磁干扰的影响。

一般来说，对于CPU和FPGA不用的I/O口，通常会根据具体需求进行上拉、下拉或接地处理，使其处于一个确定的状态，以保证系统的稳定运行。